risc-v ip 文章 最新資訊
Arteris與阿里巴巴達摩院深化合作，加速高性能RISC-V SoC設計
- 阿里巴巴達摩院玄鐵RISC-V CPU IP與 Arteris 片上網(wǎng)絡 IP 的集成解決方案已經(jīng)過預先驗證和優(yōu)化，便于共同客戶在高端芯片上的部署。致力于加速系統(tǒng)級芯片 (SoC) 開發(fā)的領先系統(tǒng) IP 提供商 Arteris 公司近日宣布與阿里巴巴達摩院玄鐵（業(yè)界領先的RISC-V CPU IP提供商）深化合作，雙方將共同推動高性能計算在邊緣AI、服務器、通信及汽車領域的應用，助力共同客戶加速芯粒和 SoC 的設計創(chuàng)新，并縮短客戶產(chǎn)品的上市時間。自Arteris于2024年加入達摩院無劍聯(lián)盟以來，雙方攜
- 關鍵字： Arteris 阿里巴巴達摩院 RISC-V
用于改進設計驗證的斷言 IP （AIP）
- 多年來，設計重用方法為半導體 IP （SIP） 創(chuàng)造了一個市場，現(xiàn)在有了正式的技術，就需要斷言 IP （AIP）。其中，每個AIP都是硬件設計中用于檢測被測設計（DUT）中的協(xié)議和功能違規(guī)的可重用和可配置驗證組件。LUBIS EDA 專注于正式服務和工具，因此我收到了有關他們開發(fā)這些 AIP 和檢測高風險 IP 中極端情況錯誤的方法的最新信息。在詳細介紹 LUBIS EDA 使用的方法之前，讓我們先回顧一下基于仿真的驗證與形式驗證有何不同。通過仿真，工程師正在編寫激勵來覆蓋設計的所有已知狀態(tài)，希望覆蓋范圍
- 關鍵字： 設計驗證 斷言 IP AIP
需求與設計的結合：RISC-V和下一波AI硬件
- 關鍵外賣由于計算密度的提高、功率預算的收緊以及算法開發(fā)的快速步伐，人工智能正在推動對定制硬件解決方案的需求。RISC-V 作為一種開放的模塊化指令集架構，允許自定義指令集成并減少對單一供應商的依賴，解決了 x86 和 Arm 等固定指令集的局限性。Akeana 的定位是通過基于 RISC-V 的 IP 和專為人工智能量身定制的子系統(tǒng)引領市場，為開發(fā)人員提供加速創(chuàng)新和效率的基本工具和技術。人工智能 （AI） 正在改變計算的每一層，從訓練萬億參數(shù)模型的超大規(guī)模數(shù)據(jù)中心到執(zhí)行實時推理的電池供電邊緣設備。硬件要求
- 關鍵字： RISC-V AI硬件
應對團體設計項目的挑戰(zhàn)
- 世界各地的政府和行業(yè)齊心協(xié)力解決大規(guī)模芯片設計挑戰(zhàn)。美國國防部的微電子中心 （ME Commons）、歐盟芯片法案試點線和日本政府支持的 Rapidus 財團等團體通常由老牌公司、研究機構、學術界和初創(chuàng)公司組成——每個機構都帶來了不同的技能。是德科技設計與驗證業(yè)務部總經(jīng)理 Nilesh Kamdar 表示，在這種情況下，芯片設計界正在加速、擴大規(guī)模，并承擔如果沒有政府資助，他們可能不會承擔的風險，是德科技參與了國防部的許多 ME Commons，最近與 Rapidus 合作開發(fā)了高精度工藝設計套
- 關鍵字： 團體設計項目 IP 是德科技
“RISC-V商用落地加速營伙伴計劃”在北京亦莊發(fā)布 聚力推動RISC-V產(chǎn)品方案從原型走向商用落地
- 9月25日，作為2025北京微電子國際研討會暨IC WORLD大會的重要專題論壇，RDI生態(tài)·北京創(chuàng)新論壇·2025在北京亦莊舉行。本次論壇以“挑戰(zhàn)·對策·破局·加速”為主題，匯聚產(chǎn)業(yè)鏈上下游代表，圍繞RISC-V在垂直場景下的商業(yè)化路徑及策略展開深度研討，共同推動RISC-V從原型產(chǎn)品向規(guī)模商用落地邁進。論壇現(xiàn)場會上，工業(yè)和信息化部電子信息司二級巡視員周海燕，北京市經(jīng)濟和信息化局總工程師李輝，北京經(jīng)開區(qū)管委會副主任、北京市集成電路重大項目辦公室主任歷彥濤，RISC-V工委會戰(zhàn)略指導委員會主任倪光南，RI
- 關鍵字： RISC-V IC World
無縫升級嵌入式芯片AI能力！安謀科技Arm China推出新一代CPU IP“星辰”STAR-MC3
- 國內(nèi)領先的芯片IP設計與服務提供商安謀科技（中國）有限公司（以下簡稱“安謀科技”）今日宣布，正式推出自主研發(fā)的第三代高能效嵌入式芯片IP——“星辰”STAR-MC3。該產(chǎn)品基于Arm?v8.1-M架構，向前兼容傳統(tǒng)MCU架構，集成Arm Helium?技術，顯著提升CPU在AI計算方面的性能，同時兼具優(yōu)異的面效比與能效比，實現(xiàn)高性能與低功耗設計，面向AIoT智能物聯(lián)網(wǎng)領域，為主控芯片及協(xié)處理器提供核芯架構，助力客戶高效部署端側AI應用。STAR-MC3處理器概覽STAR-MC3五大技術亮點1.更強的AI能
- 關鍵字： 安謀科技 Arm China CPU IP 嵌入式芯片
SiFive推出全新RISC-V IP，融合標量、向量與矩陣運算
- SiFive 近日正式推出第二代 Intelligence? 系列，進一步強化其在 RISC-V AI IP 領域的技術領先優(yōu)勢。此次發(fā)布的五款新產(chǎn)品，專為加速數(shù)千種 AI 應用場景中的工作負載而設計。該系列包括兩款全新產(chǎn)品——X160 Gen 2 與 X180 Gen 2，以及升級版 X280 Gen 2、X390 Gen 2 和 XM Gen 2。所有新產(chǎn)品均具備增強的標量、向量處理能力，其中 XM 產(chǎn)品還加入了矩陣處理功能，專為現(xiàn)代AI工作負載設計。其中，X160 Gen 2 與 X180 Gen
- 關鍵字： SiFive RISC-V IP
超越傳統(tǒng)OOO：高性能RISC-V CPU基于時間、基于切片的方法
- 關鍵高性能 CPU 設計正在從傳統(tǒng)的無序 （OOO） 執(zhí)行架構轉向新的基于時間的 OOO 微架構，以解決電源效率低下、復雜性和不靈活的問題。RISC-V 和開源建模框架的興起促進了基于時間的調度的采用，克服了以前與專有工具鏈相關的障礙以及對社區(qū)驅動支持的需求?；跁r間的 OOO 為客戶帶來的好處包括卓越的每瓦性能、可擴展性、簡化的驗證流程以及針對數(shù)據(jù)中心、移動、汽車和定制加速器中特定領域應用程序的增強定制。幾十年來，高性能 CPU 設計一直由傳統(tǒng)的亂序 （OOO） 執(zhí)行架構主導。英特爾、Arm 和 AMD
- 關鍵字： OOO RISC-V CPU 基于切片
燦芯半導體推出PCIe 4.0 PHY IP
- 一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKC+ 0.9V/1.8V平臺的PCIe 4.0 PHY IP。該PHY IP符合PCIe 4.0規(guī)范的要求，支持PIPE 4.4.1/5.2接口及2.5Gbps至16Gbps的數(shù)據(jù)傳輸速率，全面覆蓋PCIe Gen4.0/3.0/2.0/1.0標準，并兼容Rapid IO、JESD204B/C、USB3.2/3.1/3.0、10GBASE-R/KR等其他協(xié)議。憑借其優(yōu)越的
- 關鍵字： 燦芯 PCIe 4.0 PHY IP
Ceva無線連接IP市場份額達68%，穩(wěn)居行業(yè)首位
- 據(jù)IPnest最新發(fā)布的2025年設計IP報告顯示，Ceva公司在無線連接IP領域繼續(xù)保持領先地位，市場份額在2024年增長至68%。這一數(shù)字是其最接近競爭對手的10倍以上，進一步鞏固了其在智能邊緣設備聯(lián)機功能中的核心地位。Ceva（納斯達克股票代碼：CEVA）作為全球領先的智能邊緣領域半導體產(chǎn)品和軟件IP授權許可廠商，其技術覆蓋藍牙、Wi-Fi、UWB、802.15.4及蜂窩物聯(lián)網(wǎng)IP解決方案。這些技術為下一代智能邊緣設備提供了重要支持，滿足了市場對高性能、低功耗解決方案的不斷增長需求。Ceva首席運營
- 關鍵字： Ceva 無線連接 IP
“香山”IP核實現(xiàn)規(guī)?；瘧?，RISC-V產(chǎn)業(yè)迎新突破
- 近日，開源高性能RISC-V處理器核“香山”在產(chǎn)業(yè)落地方面取得了重要進展。據(jù)公開信息顯示，第三代“香山”（昆明湖）IP核已實現(xiàn)首批量產(chǎn)客戶的產(chǎn)品級交付，而集成第二代“香山”（南湖）IP核的國產(chǎn)GPGPU芯片也已正式亮相，并成功應用于智能加速卡，出貨量突破萬片?！跋闵健盜P核的首次產(chǎn)品級交付與規(guī)?；瘧茫瑯酥局_源高性能處理器IP核正式進入產(chǎn)業(yè)落地階段。這一成果為RISC-V技術研發(fā)和商業(yè)落地探索了一條不同于傳統(tǒng)ARM模式的新路徑。中國科學院計算技術研究所于2021年成功研制出第一代“香山”（雁棲湖）處理器
- 關鍵字： 香山 IP核 RISC-V
Arteris將為AMD新一代AI芯粒設計提供FlexGen智能片上網(wǎng)絡 (NoC) IP
- 在AI計算需求重塑半導體市場的背景下。致力于加速系統(tǒng)級芯片 (SoC) 開發(fā)的領先系統(tǒng) IP 提供商 Arteris 公司近日宣布，高性能與自適應計算領域的全球領導者 AMD（納斯達克股票代碼：AMD）已在其新一代AI 芯粒設計中采用FlexGen片上網(wǎng)絡互連IP。Arteris的這項智能NoC IP技術將為 AMD 芯粒提供高性能數(shù)據(jù)傳輸支持，賦能AMD從數(shù)據(jù)中心到邊緣及終端設備的廣泛產(chǎn)品組合中的AI應用。Arteris FlexGen NoC IP與AMD Infinity Fabric?互連技術的戰(zhàn)
- 關鍵字： Arteris AMD AI芯粒 片上網(wǎng)絡 NoC IP
risc-v ip介紹
您好，目前還沒有人創(chuàng)建詞條risc-v ip!
歡迎您創(chuàng)建該詞條，闡述對risc-v ip的理解，并與今后在此搜索risc-v ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對risc-v ip的理解，并與今后在此搜索risc-v ip的朋友們分享。 創(chuàng)建詞條
risc-v ip電路
risc-v ip相關帖子
risc-v ip資料下載
risc-v ip專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473